Differenzielle Taktquellen von YIC für schnelle digitale Schnittstellen
Welche Ausgangstechnologie ist die richtige, wenn Ihr System einen zuverlässigen Referenztakt für schnelle digitale Schnittstellen benötigt? YIC erweitert sein Angebot frequenzbestimmender Bauteile um differenzielle Quarzoszillatoren mit LVDS-, LVPECL- und HCSL-Ausgang. Die Baureihen richten sich an Anwendungen, in denen stabile Taktsignale, niedriger Jitter und eine gute Störunterdrückung gefragt sind. Unterschiedliche Ausgangslogiken ermöglichen die Anpassung an die elektrische Schnittstelle des Empfängers. Entscheidend ist daher nicht nur die Frequenz: Welche Signalform passt zur Taktarchitektur und zum vorgesehenen Terminierungskonzept?
Differenzielle Oszillatoren von YIC
Yuechung International Corp. (YIC) entwickelt unter anderem frequenzbestimmende Bauteile sowie GNSS- und RF-Lösungen. Bei den differenziellen Quarzoszillatoren stehen drei Ausgangsarten im Mittelpunkt: LVDS, LVPECL und HCSL. Anders als bei einem Single-Ended-Signal wertet der Empfänger die Spannungsdifferenz zwischen zwei gegenphasigen Leitungen aus. Gleichtaktstörungen können dadurch besser unterdrückt werden. Die gegenläufigen Signale tragen zudem dazu bei, elektromagnetische Störaussendungen zu reduzieren.
Für die Auswahl sind vor allem folgende Unterschiede relevant:
- LVDS arbeitet mit kleinem Spannungshub und einer einfachen 100-Ω-Terminierung am Empfänger.
- LVPECL bietet einen größeren differenziellen Spannungshub und wird für schnelle Taktverteilung eingesetzt.
- HCSL arbeitet stromgesteuert und ist unter anderem als Referenztakt für PCIe vorgesehen.
Frequenzen, Bauformen und Serien
Die neu vorgestellten Varianten der Serien OSCLD, OSCLP und OSCHS arbeiten mit 3,3 V und sind mit einer Frequenzstabilität von ±25 ppm spezifiziert. Der Betriebstemperaturbereich liegt bei -40 bis +85 °C. YIC führt die Bauteile in den SMD-Bauformen 2,5 × 2,0 mm und 3,2 × 2,5 mm. Damit stehen kompakte Gehäuse für unterschiedliche Platzverhältnisse auf der Leiterplatte zur Verfügung.
| Ausgang | Serie | Genannte Frequenzen | Spannung | Gehäuse |
|---|---|---|---|---|
| LVDS | OSCLD | 100 / 125 / 148,5 / 156,25 MHz | 3,3 V | 2,5 × 2,0 und 3,2 × 2,5 mm |
| LVPECL | OSCLP | 100 / 125 / 148,5 / 156,25 MHz | 3,3 V | 2,5 × 2,0 und 3,2 × 2,5 mm |
| HCSL | OSCHS | 100 / 125 / 156,25 MHz | 3,3 V | 2,5 × 2,0 und 3,2 × 2,5 mm |
Zu den konkreten Modellnummern gehören beispielsweise OSCLD100M-3.3I/S22-25 mit LVDS, OSCLP125M-3.3I/S3-25 mit LVPECL sowie OSCHS156.25M-3.3I/S22-25 mit HCSL. Darüber hinaus umfasst das YIC-Portfolio Standardserien von 13,5 bis 250 MHz sowie programmierbare Varianten, die je nach Ausgangsart und Bauform bis 2,1 GHz reichen.
Was LVDS, LVPECL und HCSL praktisch unterscheidet
LVDS arbeitet mit einem Konstantstrom von 3,5 mA und einem differenziellen Spannungshub von 350 mV an einer 100-Ω-Last. Der geringe Signalhub reduziert den Leistungsbedarf und unterstützt eine störungsarme Übertragung. Für den Empfänger genügt bei einer standardkonformen LVDS-Verbindung typischerweise ein 100-Ω-Abschlusswiderstand.
LVPECL ist ebenfalls für schnelle differenzielle Signale ausgelegt, arbeitet jedoch mit einem größeren Spannungshub. YIC nennt einen typischen differenziellen Hub von 1,6 V. Die Terminierung muss zur Übertragungsstrecke und zum Empfänger passen; bei fehlender interner Terminierung werden externe 50-Ω-Widerstände möglichst nahe am Empfänger vorgesehen.
HCSL wird von YIC ausdrücklich im Zusammenhang mit PCIe-Referenztakten beschrieben. Das Signal wird stromgesteuert übertragen. Für die Beschaltung nennt YIC ein Terminierungskonzept mit 33-Ω- und 50-Ω-Widerständen. Gerade bei HCSL sollte die Ausgangsstufe deshalb zusammen mit der vorgesehenen Empfängerschnittstelle betrachtet werden.
Als Einsatzfelder nennt YIC PCIe Gen 1 bis Gen 6, 56G/112G-PAM4-Clocking sowie optische Transportnetze mit 100G, 200G, 400G und 800G. Hinzu kommen Referenztakte für ASICs, FPGAs und MCUs, Taktquellen für A/D- und D/A-Wandler sowie Netzwerkgeräte wie Switches, Router, Line Cards, SAN-Systeme und Baseband Units. Die Wahl des passenden Quarzoszillators orientiert sich damit an Frequenz, Ausgangslogik, Versorgung, Bauform und dem Terminierungskonzept der jeweiligen Schaltung.
FAQ
Was ist ein differenzieller Quarzoszillator von YIC?
Ein differenzieller Quarzoszillator von YIC stellt zwei gegenphasige Taktsignale bereit. Für die vorgestellten Serien stehen LVDS-, LVPECL- und HCSL-Ausgänge zur Verfügung. Die differenzielle Signalführung unterstützt eine gute Störunterdrückung bei schnellen Taktsignalen.
Welche Frequenzen bieten die YIC Quarzoszillatoren?
Die neu vorgestellten 3,3-V-Ausführungen sind mit 100 MHz, 125 MHz, 148,5 MHz und 156,25 MHz erhältlich, abhängig von der Ausgangsart. Das darüber hinausgehende YIC-Portfolio umfasst Standardserien von 13,5 bis 250 MHz sowie programmierbare Oszillatoren mit Frequenzen bis 2,1 GHz.
Was unterscheidet LVDS, LVPECL und HCSL bei einem Oszillator?
LVDS arbeitet mit einem kleinen differenziellen Spannungshub von 350 mV an 100 Ω. LVPECL bietet einen größeren Spannungshub und ist für schnelle Taktverteilung vorgesehen. HCSL arbeitet stromgesteuert und wird unter anderem für PCIe-Referenztakte eingesetzt.
Für welche Anwendungen eignen sich die differenziellen YIC Quarzoszillatoren?
Die Quarzoszillatoren eignen sich unter anderem für PCIe Gen 1 bis Gen 6, 56G/112G PAM4 und optische Transportnetze bis 800G. Weitere genannte Anwendungen sind Referenztakte für ASICs, FPGAs und MCUs sowie Taktquellen für A/D- und D/A-Wandler, Switches, Router und weitere Netzwerkgeräte.